### **PadInspector**

## 概伦电子

#### 芯片封装连接性验证工具

#### 产品简介

当今时代人们对产品性能要求越来越高,SoC 设计也随之变得越来越复杂,由此导致 SoC 内模块数量呈指数级增长。不同于传统设计方法,芯片封装设计中的 I/O pad 配置规划和封装连接性验证流程需更早完成,这逐渐成为影响 SoC 上市时间的关键性因素。

此外,从 I/O pad 到封装焊点(ball)系统连接验证目前尚未能通过自动化、标准化流程完成,这会带来各种问题和缺陷,因此建立一整套高效率的芯片到封装无缝连接验证解决方案已势在必行。

PadInspector 是一款功能独特且性能稳定的芯片到封装连接验证解决方案,能够通过提取芯片和封装设计之间的连接关系来验证集成电路系统连接性。

近年来,系统封装种类繁多,相应地为满足各种多样化需求, PadInspector 支持以下各种封装类型:

- 倒置封装 (Flip-chip)
- 压焊封装 (Wire-bonding)
- PoP (叠层封装)
- SiP (系统级封装) & MCP (多芯片封装)
- · 2.5D 封装

#### 产品优势

- 在封装设计早期实现芯片到封装的零误差连接
- 友好的 GUI 界面提供灵活且易于使用的调试环境
- 以用户为导向的芯片到封装标准规范
- 调试周期短、可减少设计迭代时间
- 支持各种封装类型
- 高效的沟通工具

# 封装设计流程 I/O spec. design Pin spec. Ball map Power table Layout design LEF DEF Bump map Package design Package design DEGA DIE \*\*The package design DEGA DIE \*\*The package design The package design T

#### 技术规格

- · I/O 规格校验
- 芯片到封装的连接性验证
- 异构设计数据的一致性检查
- 提取、整合芯片与封装之间的连接信息
- 提供芯片与封装之间系统连接性示意图

#### 产品应用


- 封装设计接口
- · RDL 层后端设计
- IO pad & bump 配置规划

#### 应用实例


Pad 到 bump 连接提取和设计一致性检查



芯片与封装设计集成



芯片与封装设计集成



芯片和封装连接示意图

