持续进化，NanoSpice助力IP供应商开展先进IP设计
2019-01-31
随着工艺的演进，可靠性、功耗、供电和散热方面的高需求使芯片设计陷入两难境地：通用芯片越来越不能满足高性能和定制化的需求，而聘用足够多的设计人才来设计独特的、拥有高价值逻辑的十亿级晶体管电路俨然是不可能的事。这导致开发周期越来越长，设计质量越来越难以控制，设计成本越来越高。
因此，无论是构建SoC、ASIC还是ASSP，要加快产品研发进程，提升产品质量，芯片设计对IP的依赖性日益增强, 越来越多的设计以IP为基础。毫不夸张地说，作为IC产业链最上游的节点，IP代表着芯片设计的核心知识产权和关键技术的自主创新能力，对下游的产业发展辐射和带动作用巨大。MarketsandMarkets预计全球IP市场将以4.78%的年复合增长率从2018年的49亿美元增长到2024年的65亿美元。 专注于这个市场的供应商通过提供通用或专用的可复用IP，可以为OEM、IDM、fabless和foundry提供定制化IC和定制化IP。对它们而言，利用IP与EDA工具的协同效应来强化自身建立稳定开发平台，提供高质量、可靠、有竞争力IP和优化IP集成环境的能力，是在市场上取胜的关键。
一家涵盖通信、计算机、消费电子和工业电子等多个市场的IP供应商就力求最大化EDA工具尤其是电路仿真器对其IP业务的助推作用，将概伦电子旗下新一代SPICE电路仿真器NanoSpice用于各个先进工艺节点IP开发中的设计和验证，从而为客户提供从RTL到批量生产的全流程服务。
首先，IP提供商需要与芯片制造商全面合作才能保证基于IP的芯片设计的成功率，如该厂商就一直采用Foundry工艺，这就要求仿真和验证工具紧跟工艺发展的步伐，也就给仿真和验证工具提供商设立了不低的门槛，可选用的产品并不多。其次，在先进工艺节点上开发定制化IP所面临的最大挑战是对仿真和验证工具的精度、容量有着相当高的要求，尤其在大模块仿真和验证的应用场景下这些需求更是决定成败的关键。而已有工具实难兼顾和平衡这两点，特别是该厂商提供SRAM IP，需要保证其良率就必须用到High Sigma的蒙特卡洛仿真——传统的蒙特卡洛仿真需要采样十亿次以上才能保证所需的精度，这使得仿真往往非常耗时甚至根本不可能完成。
NanoSpice被该厂商选择理所当然：一是概伦电子一直与芯片制造商保持紧密合作，为众多Foundry包括其先进的工艺节点提供器件建模解决方案，其产品与工艺进化保持同步；二是NanoSpice采用纯SPICE引擎，但具备独有的大容量、高精度、高性能并行等特点；三是在SPICE引擎内部内嵌High Sigma的蒙特卡洛仿真引擎等正是IP开发所急需的。 有概伦电子在业界的口碑做保障，该厂商开始试用NanoSpice。
经过对不同类型，包括模拟、SRAM、混合信号等IP设计用例的大量评估，NanoSpice的几大优点浮出水面。 NanoSpice支持包括7nm在内的先进工艺节点，足以满足该厂商对工艺水平支持的需求，而且伴随着合作的深入，NanoSpice会跟随芯片制造商的步伐与该厂商一起继续保证对先进工艺节点的支持。2019年，NanoSpice对该厂商在7nm设计上的有效支持会继续应用到5nm设计上。 NanoSpice的高精度和优异性能应对存储特征提取和大模块仿真和验证所遭遇的种种挑战，绰绰有余。
针对高端SRAM的IP设计，与原有仿真和验证工具相比，NanoSpice独有的High Sigma仿真功能在保证精度的同时将仿真时间大幅压缩——将传统的蒙特卡罗仿真需要十亿次以上的采样减少到几千次，从而显著减少仿真时间。这不仅加速产品上市周期，在保证了SRAM良率的同时，还顺带解决了license总是不够用的问题。 NanoSpice所带来的高投入产出比也令人印象深刻。在单个license下，用户可以同时运行16个线程，在同等软件授权费用的投入下，所带来的投入产出比的提升是极其可观的。 此外，概伦电子对用户的技术支持值得称道。对需求的快速反应和及时的现场服务体现了概伦电子支持团队与研发团队的无障碍沟通和协作，获得了该客户的充分信赖。
该客户IP业务负责人直接表示，NanoSpice在先进节点上所体现的价值尤为珍贵，使该厂商帮助用户简化芯片设计，降低用户成本，更好地在上市时间和定制化上满足用户需求的能力更上一层楼。而且在NanoSpice嵌入其设计流程后，该客户在开发、交付复杂IC和不同类型的存储器和定制化IP产品方面愈发得心应手，因此已在全球多个研发中心大规模采用NanoSpice彻底取代了其他多个仿真器。
