规划与验证

首页 产品与技术 数字设计类EDA

NavisPro

层次化SoC设计规划方案

RTL设计规划 层次化Floorplanning 全局Channel规划

NavisPro提供RTL SoC设计规划解决方案以预判在物理实现阶段常见的设计问题。

  • 通过约束驱动的RTL设计布局规划实现更高QoR

  • 通过将整个芯片智能划分为多个模块或子系统来解决SoC设计复杂性问题

  • 芯片分区包括层次化的物理分区和每个子系统的布局

  • 准确评估子系统之间的总线互连时序对于时序收敛。






下载产品单页

产品亮点

  • 多层次

    多层次设计规划
    RTL/Gate/Black box

  • 灵活性

    设计
    抽象管理

  • 丰富性

    功能丰富、实用
    方便解决实际工程问题

  • 自动化

    自动区块引脚分配
    总线互连规划

  • 易用性

    高效RTL设计规划
    将数据输入准备工作量降到最低

  • 高效性

    大幅减少设计迭代次数
    缩短设计周期

产品应用

  • 大型复杂SoC设计

  • 设计与约束探查

  • 基于约束条件布局规划

  • 自动/手动引脚分配

  • 布线拥塞估算

  • 总线互连规划

  • 层次化布局规划

联系我们 TOP

登录

忘记密码
暂无概伦账号?立即注册

获取验证码

 
暂无概伦账号?立即注册