提升良率，NanoYield增强芯片设计和工艺平台的竞争力
2019-03-01
时至今日，IC产业的重要性已经毋庸置疑。这一产业与国民经济和科技发展息息相关。对于IC的设计与生产而言，除了其性能指标外，最重要的指标莫过于良率——它直接决定了产品质量、可靠性和成本，也就决定了产品的市场竞争力。 伴随着IC产业的持续发展，器件尺寸不断缩小，集成度日益提高，但这就好比一把双刃剑：一方面不断提升了性能，另一方面也带来了良率和可靠性的难以掌控，以及研发和设备成本的大幅提高。要实现高良率，需要工艺开发和芯片设计的环环相扣。在不考虑由于工艺制程和材料缺陷等引起的良率损失外，提升芯片良率可以通过改进制造过程中的工艺水平或在设计过程中进行针对良率导向的设计改进等得以实现。
对于Foundry而言，高良率是吸引客户的重要指标。对于Fabless来说，高良率亦是产品的生命线，决定着产品能否顺利推出，更不用说在市场上的竞争力了。因此，Foundry和Fabless都卯足了劲，设置专人和专有流程来提高良率。 对于一家负责任的代工厂来说，应该做的是在整个半导体制造环节，通过完善的设备工具及工艺制程解决方案，依靠制程管控帮助客户在最短时间内提高良率，提升量产可靠性，以缩短开发周期和上市时间，降低风险成本。 对于一家有竞争力的设计公司而言，如果能够一开始就使用并充分利用针对影响良率的因素进行设计分析的工具，针对工艺平台的特性对电路进行优化，就意味有足够的良率提升空间，保证产品的性价比和竞争力。
在这样的市场需求驱动下，以“联动设计与制造”为使命的概伦电子把握住了商机，推出了自主创新的全集成良率导向设计平台NanoYield。 之所以称为平台，是因为NanoYield融合了概伦电子模型技术，采用新一代大容量、高精度、高性能并行仿真器NanoSpice为仿真引擎，集成了基于IBM授权专利而研发的电路良率分析和优化引擎。
首先，众多代工厂采用概伦电子的解决方案而提供精准模型，为电路的良率分析提供了基石。在此基础上，仰仗高效精准的统计算法和并行加速技术，NanoYield可以对统计仿真的性能进行无损精度的加速，可以对各种类型的电路包括存储器/数字电路/模拟电路等进行良率分析和优化设计。 在概伦电子旗下全集成良率导向设计平台NanoYield的客户列表中，正好有这么两家代表性企业：一家是代工厂，一家是主打IP的供应商。他们的共同点是对良率有着孜孜不倦的追求，以SRAM为试金石，发现了自身的需求与NanoYield的长处十分合拍。 称SRAM为试金石恰如其分——作为最主要的存储器之一，SRAM是现代SoC中的关键部分，其功耗和稳定性等是整个芯片性能的关键因素；SRAM的性能和良率也是用来衡量和评估代工厂工艺平台的技术水平和稳定性的重要标尺。
半导体工艺进入纳米级以后，参数波动越来越大，漏电流功耗也越来越大。要处理SRAM的制造和设计在稳定性、功耗等方面所面临种种新的问题，就需要从良率出发找到新的更有效的制造和设计方案。高良率意味着SRAM存储单元的极低失效率，从良率导向设计和仿真的角度则需要进行High Sigma（如6 sigma）的蒙特卡罗仿真。因此，一个平台能否高效完成精确的蒙特卡罗仿真决定着它是否能够胜任良率预测和控制。 NanoYield拥有其良率分析引擎，并加持强大的NanoSpice仿真器，用极少的样本即可实现高可靠性的High Sigma蒙特卡罗分析，已通过多代先进工艺节点、多代先进SoC产品的硅验证。
作为工艺开发领域的先锋，这家代工厂自28nm开始正式采用NanoYield在工艺开发环节最后的关键步骤帮助提升SRAM良率。在28nm SRAM阵列规模分别为1M和64M的情况下，NanoYield仿真时间分别是传统蒙特卡罗仿真时间的千分之一和近十万分之一，且结果与硅实测良率数据高度吻合。
如此显著地压缩仿真时间而获得如此精确的仿真结果让这家代工厂可以在短时间内获悉良率边界和侦测良率改进方向，彻底摒弃传统的根据前一代工艺开发经验大量创建工艺分支再逐步迭代改进的做法，从而有的放矢地优化良率，使得SRAM良率提升的耗时缩短了几个月，并极大地降低了工艺开发风险和成本。
作为芯片设计领域的佼佼者，这家IP供应商在16/10/7nm工艺节点下，重点利用NanoYield进行High Sigma蒙特卡罗仿真来提升IP设计的良率，以克服随机工艺参数波动造成的适配对SRAM等关键IP和标准单元库良率的影响——IP模块和标准单元库的良率指标决定了复杂SOC芯片在特定工艺平台下的产品性能和良率。 此前，该厂商从40nm开始把良率分析和设计优化作为电路验证和signoff的关键，但是遍寻市场而不得可以可靠且有效帮助提升良率的平台化产品——传统的仿真工具效率低下，不能处理较大规模电路的统计分析，其他的High Sigma分析工具大都不采用蒙特卡罗引擎，且由于需要建模，其应用场景受限且可靠性需要长时间的验证，因此在良率分析和优化上的效果不尽如人意。
在进入28nm后该厂商对良率分析的要求和标准更进一步。可以说，NanoYield的出现解了该厂商的燃眉之急——在各种类型的电路设计中运行快速High Sigma蒙特卡罗仿真，由于其可靠性和易用性，可以迅速导入到现有设计流程，大大提升了良率和产品竞争力；同时，NanoSpice Giga的出现及其与良率分析引擎的集成使得大模块电路设计的良率分析和优化第一次成为可能，大大拓宽了良率导向设计流程的应用场景，进一步提升了设计师对复杂SoC产品性能和良率的掌控。
成也良率，败也良率。NanoYield通过高效精准的良率分析引擎，提供直观、清晰的良率视图，为工艺开发提供良率改进方向，为电路和IP设计提供电路优化途径，让良率痛点摇身一变成为推动工艺平台开发和芯片设计提升的杠杆，帮助芯片设计和制造厂商从容应对控制产品线质量、迅速提升良率、优化工艺等重要议题。
